в целом сетап железа следующий:
часть комплектующих подбиралась по моим советам
что-то было куплено человеком самостоятельно на основании собственных убеждений
сразу сделаем оговорку о недопустимости самой идеи установки двухбашенных кулеров на АМ5 (ниже будет видно почему)
да и в целом можно разделить охлаждение на АМ5 на две категории - ставим любой SE-224 преследуя цель сэкономить деньги, либо сразу вкорячиваем СЖО (не важно какой процессор - о шести или 500 ядрах)
почему? потому что ограничением выступает именно температурный лимит, а даже не общая мощность
но говорить мы тут будем исключительно о памяти
и даже опустим некоторые моменты, которые ввиду ранних биос и неготовности софта пока даже показать из под винды не получается
собственно речь пойдёт о настройке достаточно бюджетного комплекта памяти:
спецификация вендора кликабельна
и сразу первая оговорка:
ввиду невозможности демонстрации напряжений и сопротивлений обсуждать мы их не будем
справочно ключевые параметры:
сок - 1300
вддг оба - 1200
вддп - 1100
драм - 1350
прокОДТ - 36.9
оговорка вторая:
предельным значениями для АМ5 на сегодня являются 6400МГц при делителе 1:1 и FCLK 2200
для 99% систем гарантированно доступными будут 6000МГц частоты памяти и FCLK 2000
порядка 85% систем (по доступным данным на всех форумах (рашн, украина, сша, немцы) могут в FCLK 2133
величина доступной частоты FCLK будет иметь для вашей системы большее значение, чем частота памяти!
до частоты памяти 6000МГц параметр CR будет находиться в значении 1, при превышении чаще всего сам будет переключаться в CR2
сильно ли влияет? нет
превышение частоты в 6000МГц на большинстве систем в актуальных биос будет стремиться переключить делитель в режим 1:2, что полностью лишает вас всех преимуществ частоты. поэтому за частотой гнаться ПОКА смысла нет. а равно вытекает из этого отсутствие необходимости в сверхдорогих комплектах памяти
рекомендуемый оптимальный вариант памяти с дефолтным (XMP или EXPO) 5600МГц и RCD36 - это прекрасно настроится на 6000МГц и больше вам не нужно
теперь предметно поговорим именно о таймингах и корректном поиске значений для любого комплекта в целом, т.е. о правилах:
на данном скрине зентайминг абсолютно все параметры приведены в идеальное соответствие
ключевой тайминг - tRCD
в настоящий момент tRCDRD и tRCDWR соединены в один тайминг и не имеют раздельной регулировки
что в целом и не требуется, т.к. на АМ4 тайминг tRCDWR вообще отсутствовал и при раздельной регулировке туда можно было ставить что угодно
установка тайминга tRCD первое с чего вы начинаете настройку памяти
правило: ручной поиск минимально рабочего tRCD
тайминг находится путём простого перебора значений до наименьшего рабочего и тестируется при помощи tm5 с любым из пресетов anta777 (для быстроты можно использовать суперлайт на данном этапе)
следующим ключевым и ограничивающим таймингом является tRP
в настоящий момент на большинстве систем вы не сможете его снизить ниже tRCD
правило: tRP = tRCD
и даже если, то снижение ничего не принесёт ввиду новых вводных ниже
новые вводные:
полностью игнорируется тайминг tRAS на системах АМ5 (не на ддр5, а именно на АМ5)
правило: tRAS - установка минимального значения, пустой тайминг
в настоящий момент минимальное значение 30
частично игнорируется тайминг tRC
что значит частично? значит с одной стороны тайминг может принимать как значения существенно выше теоретических, так и существенно ниже теоретических параметров. и это происходит без влияния на производительность системы
казалось бы опять пустой тайминг
однако система не будет стартовать при установке минимального значения, а чаще при сильном снижении от теоретического
поэтому правило: tRC = tRP + tRAS сохраняется чтобы лишний раз не заставлять себя дёргать перемычку CMOS
самый первый тайминг tCL как обычно выявляется методом простого перебора и тестирования
правило: tCL < = tRCD, поиск тестированием
на сегодня есть основания полагать, что для DDR5 на AM5 минимальным tCL для вашей частоты будет значение с которым система стартует
пока во всех случаях это проходило тестирование после
но выборка пока крайне мала, так что ищите да обрящете
из tCL вытекает tCWL
прямой корректировки tCWL в большинстве плат на данный момент нет (либо вообще нигде нет)
система выставляет tCWL самостоятельно по правилу: tCWL = tCL - 2
на этом моменте заканчивается группа "первичных" таймингов
и прежде чем переходить ко вторичкам я советую найти CCDL
правило:
CCDL выбирать из интервала 8-22
CCDLWR всегда в 2 раза больше, чем CCDL,интервал 16-44
CCDLWR2 всегда в 4 раза больше, чем CCDL,интервал 32-88
однако прямой установки CCDL на АМ5 нет
поэтому искать его будем через установку связанных таймингов
правило: tRDRDscl=CCDL-7, tWRWRscl=CCDLWR-7
на примере скрина зентайминг выше проследим логику поиска тайминга - мы находим минимальное значение tRDRDscl
в нашем случае им становится tRDRDscl = 4
искать очень просто - сразу тм5 экстрим сыпет ошибками в 4 и 6 тестах (они самые первые), т.е. время предварительного поиска значения tRDRDscl составляет около 3 минут
дальше что делаем:
tRDRDscl = 4, а значит по правилу tRDRDscl=CCDL-7 мы получаем CCDL = 7 + 4 = 11
отсюда по правилу CCDLWR всегда в 2 раза больше, чем CCDL мы получаем CCDLWR = CCDL x 2 = 11 x 2 = 22
и далее по правилу tWRWRscl=CCDLWR-7 получается tWRWRscl=CCDLWR-7 = 22 - 7 = 15
позволит ли вам матплата снизить tWRWRscl ниже формульного? скорее всего да. имеет ли смысл? нет
оставайтесь в формульном значении
теперь переходим ко вторичным таймингам
как и на DDR4 самыми важными таймингами остаются tRRDS и вытекающий из него tFAW
правило: tRRDS = 8, tFAW = tRRDS x 4
можно ли снизить tRRDS и tFAW ниже расчётных значений? да, можно. в большинстве случаев вы даже сможете установить значения от DDR4
однако, цитата anta777:
RRDS может быть равен и 0, так как он служит ограничителем предельной токовой нагрузки чипов памяти.
Но снижать его смысл есть только до тех пор, пока еще есть выигрыш при передаче данных.
BL для DDR5 =16, их передача идет за BL/2=8 тактов, поэтому снижение RRDS меньше 8 нецелесообразно, так как передать данные память все равно не успеет, будет занята шина передачей предыдущих данных.
Если используется режим BC, то передается в 2 раза меньше данных, тогда есть смысл в RRDS=4 и FAW=16
таким образом не тратим время и пользуемся расчётным значением для DDR5
что касается tRRDL, то по общему правилу tRRDL > = tRRDS
однако как и на DDR4 вы скорее всего не сможете на большинстве комплектов памяти установить равные значения
в случае с таймингами выше tRRDL = 10 и при попытке снижения система попросту не стартует (сброс CMOS требуется)
tWTRS и tWTRL принимают постоянные значения
tWTRS = 4
tWTRL = 16
далее tWR и tRTP
на DDR5 тайминг отвязан от tRTP (для DDR4 было правило tWR = tRTP x 2), теперь установка раздельная
правило: tWR кратно 6 из интервала 48-132, tRTP выбирать из 12,14,15,17,18,20,21,23,24,26,27,29,30,32,33
в большинстве случаев будут работать минимальные значения
поиск tRFC пока будет находиться в состоянии простого перебора
до тех пор пока для DDR5 не будет сформирована наработанная опытом таблица значений в наносекундах
так в нашем случае чипы Hynix M позволили выставить значение tRFC = 160нс
правило: time(нс) = cycles x 2000 / ddr freq (в нашем случае 160нс = 480 x 2000 / 6000)
обратное правило: cycles = time(нс) x ddr freq / 2000 (в нашем случае 480 = 160нс x 6000 / 2000)
базовое значение времени в нс для DDR5 согласно Jedec составляет 295нс для 16Гбитных чипов
его же и будет устанавливать плата самостоятельно, либо в угоду XMP/EXPO
как видите, это далеко от оптимальных значений
перейдём к tWRRD и tRDWR
правило: tWRRD = 1 (для всех случаев использования двух планок памяти SR)
тайминг существует только для DR и четырёх планок памяти (в этом случае поиск через простой перебор до минимального значения, крайне важно использовать не только tm5 но и линкс - тайминг оказывается прямо влияние на производительность)
правило: tRDWR > = 16 (согласно Jedec)
опять же методом перебора и тестирования, опять же важно использовать добавочно линкс
в нашем случае снижение тайминга до уровня tRDWR = 14 (ниже расчётного значения) и не привело к потере стабильности, и почти незаметно но повысило производительность. ниже 14 не старт. оставляем на свой страх и риск (либо приводим к правилу)
правило: тайминги tRDRDSC и tWRWRSC всегда 1
правило: тайминги tRDRDSD и tWRWRSD только для DR (в случае SR ставим 1)
правило: тайминги tRDRDDD и tWRWRDD только для четырёх планок (в случае с двумя планками ставим 1)
регулировка tREFI доступна только на X670 чипсете
и то видимо не на всех платах
для B650 пока такого параметра нет
коэффициент поиска tREFI для DDR4 был 7.8 (допустимо использовать округлённое значение) стал в половину меньше - 3.9
правило: tREFI = 3.9 x истинная частота памяти
для 6000Мгц это 3.9 x 3000 = 11700
предельный tREFI 65535
предельный tREFI для 6000МГц = 3.9 x истинная частота памяти x 5 = 3.9 x 3000 x 5 = 58500
теперь глубоко тестируем всё что у нас получилось:
о чудо всё работает!
посмотрим на разницу от режимов FCLK
FCLK 2200:
картинка кликабельна
FCLK 2000:
картинка кликабельна
пристально обратим внимание на температуры:
неть, это не линкс
это температуры под NH-D15 просто В ТЕСТЕ ПАМЯТИ
проц настроен минусовым офсетом
и до приезда водянки на полное глубокое тестирование ядер мы пока забили
ибо это какой-то адЪ
это всё к тому, что забудьте про воздух топовый, он давно не имеет ничего общего с эффективным охлаждением актуальных камней
в конце общая рекомендация - стараться всегда отдавать приоритет в пользу двух планок памяти
это прикол спецификации АМ5 на данный момент может сильно испортить вам жизнь
использование двух модулей памяти на канал приведёт к существенному падению максимальной частоты памяти
да, уже есть успешные данные высоких частот при четырёх планках некоторых комплектов памяти на некоторых платах, но там стоимость как чугунный мост и не факт что у вас получится также при таких же комплектующих ибо рандом, спецификации вам ничего не обещали
отдельная благодарность Андрею anta777
как и в случае с DDR4 без его наработок, консультаций и советов, а равно без поддержки Саши nucl3arlion это всё было бы сильно затруднено
