Цифро-аналоговые преобразователи (ЦАП). Выбор и обсуждение

vasi:

AMUR:

Появился хороший выход из этой спорной ситуации.

вот это очень интересно, спасибо за инфу , возможно заменит этот цап 3 моих стримера

vasi, если не секрет, какие стримеры выбрали для юзанья?

vasi:

вот это очень интересно, спасибо за инфу , возможно заменит этот цап 3 моих стримера,

Пожалуйста.

Но это чистый ЦАП. В нём нет функционала стримера.

vasi, я так понял из описания, что Bluesound Node N132 "научили" выдавать цифровой поток по USB?
Приходилось ремонтировать Node N100 и Node N130 - там этот функционал отсутствовал.
Кстати, всторенные ЦАП в обоих были никакие, но по SPDIF звучали хорошо. Особенно 130-й.

Похоже ошибся: второй был Node 2 или 2i, на каком-то PCM51хх.

за один вечер выгребли все с оф сайта, не знаю сколько их там было штук

»колеса раскатали по аулам, коллектив снова сел трудовая вахта…» (Райкин)

кто угадает о каком цапе идет речь?

Алибаба аудио корпорэйшн.

vasi:

Denon DNP-800NE (цап PCM1795 от BB)

А не помните какие частоты он поддерживал? Потому что у меня есть тестовый ЦАП на PCM1795, и при инфе в даташите 192кГц - он вообще без проблем работает на 384кГц и DSD256
Вот интересно, это мне так повезло или промышленное производство тоже закладывает такие частоты.

vladimirpetrov:

есть тестовый ЦАП на PCM1795, и при инфе в даташите 192кГц - он вообще без проблем работает на 384кГц и DSD256

Если ЦАП поддерживает по входу 384kHz, то это ещё не означает, что преобразование в аналог будет осуществляться на этой частоте, возможно использование SRC (384 > 192)...

Возможны и др. технические решения, позволяющие обеспечивать преобразование в аналог более высоких частот сэмплирования чипами с более низкими частотами...

vladimirpetrov:

TypTop:

возможно использование SRC (384 > 192)

GPT говорит что нет. Вангую что поддержка именно из-за более современного техпроцесса. Как я понимаю, иерархия этих чипов такая - сразу 1792, потом 1796, потом 1795.
Интересно, что эти чипы - полностью программно управляемые, то есть нет возможности Hardware управления (в отличие от 1794 и 1798 - там только Hardware режим) И более того, они даже не имеют встроенного клока для тактирования интерфейса, долго не мог понять почему по I2C не передаётся команда когда семпл 44.1, но работает например на 192 Пока не снизил скорость I2C до 10кГц. Этот чип оказывается использует BCL для своего тактирования, даже не MCLK

Начну с конца - тактирование чипа осуществляется по входу SCK, вот на него исследует подавать мастерклок, в дешевом варианте можно и битклок подать)))

Чип совмещён с цифровым фильтром (х8), и при его использовании не предназначен для работы с сэмплами более 200kHz.

Однако можно обратить внимание, что собственно ЦАП после цифрового фильтра работает на частотах до 400 (обычно 384 или 352.8 ). Так что если использовать без встроенного цифрового фильтра, то это второй вариант после SRC для его работы выше 192. Есть и ещё вариант)))

vladimirpetrov:

TypTop:

и при его использовании не предназначен для работы с сэмплами более 200kHz

Это откуда информация и как чип эту частоту считает?

Информация

из datasheet

vladimirpetrov:

как чип эту частоту считает? То есть - как мне кажется - чип будет работать до таких частот, до которых ему физически позволяют его логические вентили, а внутреннего контроля и подсчёта величины килогерц у него не имеется.

По такому косвенному признаку, как автоматическое переключение коэффициента оверсемплинга цифрового фильтра для разных частот сэмплов входного цифрового сигнала, можно предполажить, что контроль за частотой на входе LRCK имеется. Технически осуществить это не сложно хотя бы с помощью референсного встроенного RC генератора... Осуществляется ли контроль за максимально оговоренной частотой у конкретно PCM1795, я не знаю, не проверял.

Я экспериментировал с чипами других производителей. Тоже встроенный цифровой фильтр, только в них не было автоматического переключения коэффициента оверсемплинга. Под конкретную частоту входного сигнала коэффиициент приходилось устанавливать. Так вот работоспособность сохранялась при превышении входной частоты где-то до 30%, но никак не в два раза.

Есть ещё нюанс с работой встроенной системы PLL для мастерклока...

Так что PCM1795 при использовании встроенного цифрового фильтра не способна работать с сэмплами существенно выше 200kHz. Я в этом уверен. А вот при байпасе и использовании внешнего цифрового фильтра или цифрового сигнала с частотой 384kHz или 352.8kHz для него возможно возможно)))картинку из datasheet

картинка из datasheet

vladimirpetrov:

Есть USB транспорт который выдаёт частоты
BCLK = MCLK = 22.576 МГц
LRCLK = 384 кГц
И эти частоты нативно обрабатываются PCM1795 без всяких танцев с бубном внутри чипа. На всякий случай уточню - частоты подтверждены осциллографом.
Также при таких частотах мы получаем системную частоту 64*Fs, что опять же - не значение из даташита

В асинхронном USB транспорте для тактирования обычно используются два кварцевых генаратора на частоты кратные 44.1kHz и 48kHz. Для Вашего случая возможны варианты:
1. MCLK = 22.579MHz для частоты сэмплов 352.8kHz.
2. MCLK = 24.576MHz для частоты сэмплов 384kHz.
Рекомендую проверить данные с помощью частотомера.

Не могу комментировать слова "без танцев с бубном", не зная прошивки PCM1795, но при работе со встроенным цифровым фильтром я уверен, что чип работать с входной частотой 384kHz не сможет.

Теперь по поводу 64*Fs. Для чипа в datasheet оговорены частоты мастерклока при работе со встроенным DF. Имется вариант 128*Fs. При этом понятно, что при Fs=192 после встроенного фильтра будет частота 384. По отношению к 384 этот же мастерклок получается 64*Fs. Так что вариант 64*Fs при использовании внешнего цифрового фильтра или от транспорта с частотой 384 точно так же работоспособный как и оговоренный 128*Fs для работы со встроенным цифровым фильтром, просто разработчики не упомянули эту простую арифметику для варианта Bypass...

vladimirpetrov:

TypTop:

По такому косвенному признаку, как автоматическое переключение коэффициента оверсемплинга цифрового фильтра для разных частот сэмплов входного цифрового сигнала

Автоматическое переключение OS в этих чипах рассчитывается как соотношение импульсов SCK за период одного фрейма, или N*Fs. Что собственно стандартная практика. Абсолютного подсчёта частот чип не имеет.

Странная логика и арифметика с условиями, не предусматривающими решения (ответа).
Простые примеры:
1. Fs = 48kHz
SCK = 36.864Mhz

2. Fs = 192kHz
SCK = 24.576MHz

Что на что Вы будете делить, чтобы знать какой коэффициент оверсемплинга применять? Чтобы узнать Fs и соответствующий ему коэффициент всё же нужно какое-то измерение частоты и соответственно референсный генератор.., кстати его роль может выполнять ГУН (Генератор Управляемый Напряжением) встроенного PLL...

vladimirpetrov:

Данные чипы не имеют PLL и также не имеют SRC.
Да и роль PLL как технологии обычно другая - генерация частот на основе опорной частоты.

По началу казалось, что всё в рамках приличий, но тут уже явное передёргивание по поводу SRC.
vladimirpetrov, где я говорил о встренном SRC в этом чипе? Хотя возможно мой пост с упоминанием SRC до Вас не дошёл? Так вот имелся в виду ВНЕШНИЙ SRC перед PCM1795, который настроен на работу со своим встроенным DF!

"Не имеют PLL"))) Ох уж эти категоричные без доли сомнений))).

.
По такому косвенному признаку как толерантность к джиттеру (способность уменьшать джиттер входного сигнала...) мастерклока данного чипа и вытекает, что PLL встроена. "Суслика не видно, а он есть")))

Для расширения кругозора по применению PLL.

vladimirpetrov:

Вы пишете MCLK = 22.579MHz, а по стандарту 22.5792МГц. Тоже опечатка?

Нет, не опечатка, а округление. Именно такое обозначение встречается на кварцевых резонаторах и генераторах. Частоты подсчитывал на калькуляторе чтобы не ошибиться. Двойка в конце естественно была, но я округлил.

vladimirpetrov:

В том то и дело, что суслика может реально и не быть. Уточняем у ИИ.

К сожалению пока что ИИ не может думать, используя широкий спектр техническиз знаний (не скромно как-то...))) ) на основе косвенных признаков, и умения читать между строк. ИИ анализирует документ, и если производитель конкретно не написал, то и...
Короче, ИИ пока что способна писать только о сусликах, которых видно))), и этими видимыми сусликами будет всё обосновывать. Типа в документе нет про PLL, а там зато особая архитектура...

Ну ну

К тому же в большинстве современных и не очень чипов (возможно во всех) низкая чувствительность к джиттеру мастерклока, но ни в тексте ни на структурной в datasheet способы её достижения не оговариваются.

Редкий случай

Какой ещё способ снижения джиттера, кроме PLL или DPLL Вам известен?

vladimirpetrov:

Сами же написали про SRC. А доказательства? А если нет доказательства то зачем написали, какой смысл в этом?

Повторяю, речь шла о возможности понижения Fs с помощью внешнего SRC (или ASRC) до частоты 192kHz. Такая возможность существует, и тут нечего доказывать. Можете посмотреть datasheet например.

AK4137

С его помощью хоть 768kHz можете "перегнать" в 192kHz.

Возвращаемся к Вашей отмазке с помощью ИИ для автоматического включения коэффициента оверсемплинга. Мне по-прежнему не понятно, какую арифметику Вы и ИИ применяете. Я привёл конкретные рабочие для чипа варианты, спросил что на что поделить (или ещё какая-то арифметика), чтобы получить соответствующий частоте Fs коэффициент для цифрового фильтра.
Просьба просто расписать арифметику получения коэффициента для каждого варианта. Повторяю варианты и ещё дополню парочку.
Вот четыре рабочих варианта:
1. Fs = 48kHz
SCK = 36.864Mhz

2. Fs = 48kHz
SCK = 6.144Mhz

3. Fs = 192kHz
SCK = 24.576MHz

4. Fs = 192kHz
SCK = 73.728MHz

Просьба для каждого по отдельности показать арифметику, без измерения частоты... Для вариантов 1 и 2 как-то следует определить, что Fs = 48kHz и соответственно для оаерсемплинга должен применяться коэффициент *8, а для вариантов 3 и 4, что Fs = 192kHz и должен применяться коэффициент *2.